m序列发生器是什么 【外汇课堂】扰码的原理和原理

一、扰码的作用

对数字信号的比特进行随机处理，减少连续0和连续1的出现，从而减少码间干扰和抖动，便于接收端时钟提取；同时扩展了基带信号频谱，具有加密的效果。为了保证数据流中“0”和“1”进入传输通道的概率在任何情况下都能基本相等，传输系统会使用伪随机序列对输入的传输码流进行加扰，二进制数字信息将被加扰。做一个“随机化”过程。

二、扰码原理

伪随机序列由标准的伪随机序列发生器生成，其中“0”和“1”出现的概率接近50%。对输入传输码流进行伪随机序列加扰后，无论原始传输码流如何分布m序列发生器是什么，加扰后的数据码流中“0”和“1”的出现概率接近50%。加扰虽然改变了原来的传输码流，但是加扰是有规律的，可以在接收端去掉。将要发送的信息序列和发送方产生的m序列模2相加（扰码），扰码序列通过传输信道发送给接收方。可以恢复原始信息。

三、扰码实现方法

1. 数学模型

加扰模块对每个数据块进行随机化，随机化序列与数据块同步，对每个数据块重新初始化随机序列。随机化从数据块的 MSB 位开始，到 K_BCH 位结束（K_BCH 是定义的数据输入长度）。扰码序列的生成多项式为1+X14+X15，初始序列为100101010000000。扰码实现结构如下：

2.matlab 代码

根据上述结构，在matlab中生成一个伪随机序列。函数代码如下，其中K_BCH为7032，即一组数据的长度，运行得到长度为7032的伪随机序列码。

生成一组随机数据，作为数据输入。同时，这些数据也作为modelsim的数据输入。输入数据和m序列模二相加，即XOR，加扰得到最终输出。乱码的matlab程序如下：

3.FPGA 实现

加扰过程在FPGA中的实现并不复杂。主要是对信号的控制。这里使用的是 AXI 总线的结构。定义模块的输入输出接口如下：

该模块主要处理基于数据块的操作，每条数据完成一次加扰操作，每帧的初始加扰移位寄存器都要初始化。应满足的时间安排如下：

完成的功能是伪随机序列的生成和数据置乱的两个过程，如下

通过modelsim仿真波形可以看出，输入数据加扰后的输出可以减少连续1s的出现。

4.数据对比

对于相同的输入数据，分别使用matlab和FPGA进行加扰运算，然后将结果写入本地，通过对比验证Verilog代码的正确性。

通信领域是 FPGA 的最大市场。掌握无线通信的通用设计方法，有助于工程师进一步提高设计能力；而无线通信SDR的模块划分在FPGA开发中极具代表性。了解无线通信指南的顶层设计以及各个通道的特点，有助于工程师进一步了解无线通信的发展。

为了帮助大家更好的学习FPGA通信模块划分原理m序列发生器是什么，学习基于FPGA开发搭建SDR无线通信系统设计。 5月19日（周二）晚上8:00，深圳MyMiniEyes（我是你的眼睛）COO Mill来到爱好者学院，为大家直播分享FPGA SDR无线通信开发技术。

现场主题：“SDR无线通信系统开发”

直播时间：5月19日（周二）8pm

现场嘉宾：米尔（苗永龙）

活大纲（知识点）：

1.通信系统模块划分标准；

2.系统搭建及验证平台选择；

3.FPGA 数字信号处理；

4.加扰、交织等解释；

5.IFFT 和 OFDM

原价39元，扫码0元，仅限前100

直播间还有FPGA工程师必学资料包、大学课程券、免费直播券等你拿！

副教师

马里奥老师

*温馨提示：直播前注册直播，即可获得永久免费观看视频播放+直播PPT数据采集权。未注册或注册逾期的童鞋无法观看播放视频，请注意！