IBM嵌入式VGA显示的实现方法进行了研究。。

VGA矩阵在拼接屏系统中的作用及原理

VGA 是 IBM 于 1987 年提出的使用模拟信号的计算机显示标准。 VGA首先是指显示器640X480的显示模式。 VGA的英文全称是Video Graphic Array，也叫Display Graphics Array。 VGA技术的应用也主要以电脑、笔记本等带有VGA显示卡的设备为主。但是，在一些不需要使用计算机就需要显示彩色高分辨率图像的设备中，很少见到VGA技术的应用。本文研究了嵌入式VGA显示器的实现方法。

基于该设计方法的嵌入式VGA显示系统可以实现VGA图像的显示和控制，无需使用VGA显卡和计算机。该系统具有成本低、结构简单、应用灵活等优点。可广泛应用于超市、车站、机场等公共场所的广告和提示信息展示。也可用于工厂车间生产过程中的操作信息显示。以多媒体的形式应用于日常生活。

在VGA显示中，需要考虑如何实现显存数据更新和显示的同步。解决方法如下：

1、使用一组SRAM作为显存可以简化系统设计，降低成本。这时可以考虑利用行时序和帧时序中SRAM总线的空闲时间段，在不关闭图像显示的情况下实现内存SRAM的数据更新。该方法的更新率与数据写入速度密切相关。显存的数据写入速度越快，这种方法的更新率就越高。

假设CPU最大工作时钟为60MHz，采用JPEG解码更新方式。此时，如果解码缓冲区分配给CPU片上存储器，则存储器在更新数据时会直接将数据写入SRAM，每次耗时0.17μs；如果解码缓冲区被分配到片外空间，数据CPU将被更新。先从片外读取数据，再将数据写入SRAM，写入一次需要0.25μs。当相邻两帧图像只有局部差异或更新文本显示信息时，可以采用局部数据更新的方法来提高更新率。表 2 给出了每帧图像包含的总线空闲时间，以及不同解码缓冲区分配方法下全图像更新和 10% 部分更新的帧率。这里所说的帧率是指显存数据的更新速度，而不是图像的屏幕刷新率，对刷新率没有影响。

基于上述方案设计的嵌入式VGA显示系统，在仅有系统控制板和CRT显示器的情况下，实现了嵌入式高分辨率VGA显示。

2、使用FPAG/CPLD和SDRAM构建双口SRAM。该方法实时性好、成本低、时序控制复杂。是实现高性能和低成本要求的最佳解决方案。

3、使用两组SRAM进行乒乓模式，一组SRAM用于显示，另一组SRAM用于图像数据更新，然后在两组SRAM之间切换。这样做会增加一些成本，并且需要更复杂的总线控制。

4、使用带缓存功能的双口RAM，这种方式使用设备多，功耗大，成本高，基本不可取。

一、单元功能说明

1、数据源及其接口

要提高VGA显示的效率，需要不断更新数据，同时要保证实时性，所以需要非常高的接口速度。 VGA显示卡虽然可以达到100Mbps的数据更新率，但一般设备，尤其是嵌入式设备，无法达到这么高的速度，在大多数情况下，不需要这么高的数据更新率。目前常用的接口有EPP接口、USB接口、TCP/IP、RS232C/485等。其中TCP/IP、EPP接口和USB接口是基于计算机的，速度快； TCP/IP 和 RS232C/485 是基于网络通信的接口。 RS485虽然速度慢，但应用广泛，易于实现远程控制。

2、显示数据缓冲区

VGA 显示器需要快速的视频内存和大容量。读取速度应在 65MHz 以上，存储容量至少为 2MB。高速SRAM或SDRAM可用作显示数据缓存。

3、DAC 数模转换器

VGA显示器对数模转换DAC有以下要求：一是高速转换，转换速度要80MHz以上；二、同步性好，可以保证R、G、B三路信号的同步；第三，有相应的精度。可选配3路8位高速D/A专用视频芯片。

3、控制器

VGA显示器有多种模式，需要通过控制器进行模式切换，还需要接收、处理和显示显示的内容。因此，控制器的性能越高，数据更新和显示效果就越好。

当数据源为低速接口时，可以考虑使用Flash或SM存储卡预先存储一些常用的图像显示数据和字体文件，在更新数据时直接套用这些数据，从而加快速度显示缓存的更新速度。这样既能满足高分辨率图像的显示，又能满足文本信息数据的快速更新。那时为了存储更多的图片，可以先存储JPEG图片，然后由控制器解码成BMP位图图片发送到显示缓存中显示，相对扩展了Flash的存储空间。同时，由于图像的解码速度远快于数据源接口的速度，因此显示缓存的数据更新速度也相应提高。

二、VGA的原理说明

1、数据宽度和格式

如果VGA显示真彩色BMP图像，R、G、B三个分量各需要8位，即24位代表一个像素值，很多情况下也用32位来表示一个像素值。为了节省显存的存储空间，可以使用高彩图像，即每个像素值用16位表示，R、G、B三个分量用5位、6位, 和 5 位，与真彩色图像相比，这是数据量的一半。 ，同时满足展示效果。

2、读取SRAM地址的生成方法

主时钟作为像素计数脉冲信号，同时提供存储器SRAM的读取信号和D/A转换时钟，其驱动的计数器的输出端作为读 SRAM 的低地址。行同步信号作为行计数脉冲信号，其驱动的计数器的输出端作为读SRAM的高位地址。由于使用了两片SRAM基本rs触发器课件，所以最高位地址作为SRAM的片选。由于信号通过CPLD内部逻辑器件有一定的时间延迟，当CPLD产生地址和读信号来读数据时，读信号、地址信号和数据信号不能满足SRAM读数据的时序要求。硬件电路可用于调整读取信号的时序，从而满足各信号之间读取SRAM和为DAC输入数据的时序要求。

3、VGA时序实现

首先根据刷新频率确定主时钟频率，然后根据主时钟频率和图像分辨率计算总的行进周期数，然后计算每个序列段a、b、c的时间基本rs触发器课件，以及d 根据表 1 给出的主时钟频率和图像分辨率。计数脉冲源频率转换为时钟周期数。在CPLD中，计数器和RS触发器根据计算出的每个时序的时钟周期数，产生不同宽度和周期的脉冲信号，然后用它们的逻辑组合形成图中的a、b、c、d 2 各时间段及D/A转换器的空白信号BLANK和同步信号SYNC。

4、VGA时序分析

从VGA显示卡的基本工作原理分析可知，要实现VGA显示，需要解决数据源、数据存储、时序实现等问题，关键是如何做到实现VGA定时。 VGA的标准参考显示时序如图2所示。行时序和帧时序都需要产生四个部分：同步脉冲（Sync a）、显示后沿（Back porch b）、显示时序段（Display interval c）和显示前沿（前廊 d）。几种常见模式的时序参数如表1所示。

通过嵌入式VGA显示系统的设计分析和实际使用，得出以下结论：

1、综合考虑性能、成本和复杂度，以系统的实际需求为目标，采用合理实用的设计。

2、一般来说，由于数据接口的限制，数据更新率无法达到计算机的水平。通过一些特殊的设计，它仍然可以满足大多数嵌入式VGA的需求。

3、VGA显示时序要求严格，时序中的前后沿和同步脉冲宽度必须按照严格的参考数据来设置。

4、由于VGA显示是一个高速进程，所以在选择设备时要选择高速设备。