中的基本RS锁存器，RS触发器的状态改变

前面介绍了数字电路中的基本RS锁存器，它是由R’D、S’D（或RD、SD）端的输入信号直接控制的。在实际应用中，我们还要求锁存器的状态可以按照一定的节奏变化，而这种节奏控制通常由一个脉冲信号（时钟脉冲）来完成。

RS触发：

在RS锁存器的基础上，增加了两个门G3、G4，再加上一个时钟脉冲，构成一个RS触发器。G3、G4由时钟脉冲控制，CP为时钟脉冲输入端，R、S为信号输入端。如下所示：

只有当 CP 端出现时钟脉冲时，触发器的状态才会改变。这种由时钟脉冲控制的触发器称为时钟触发器，触发器的状态随着时钟脉冲的变化而同步变化，也称为时钟控制触发器（或同步拖鞋）

逻辑功能分析：

①当CP=0时，与非门的特性是0输出1，无论输入端R和S如何变化，G3、G4都会输出1，触发器状态保持不变；

②当CP=1时，R和S的输入信号可以通过G3、G4改变RS触发器的状态。此时RS触发器的状态由R、S输入信号和原状态Qn决定（Qn表示触发器的原状态，Qn+1表示触发器的下一个状态）翻牌）。

③当R=S=1时，G3、G4输出0，RS锁存器的状态是不确定的，所以触发器的状态是不确定的。相关分析在上一篇文章《Latch》中做了。

④在实际应用中，有些场合要求触发器在CP有效信号到来之前有一个指定的状态，所以需要直接设置触发器的状态。虚线中的R’D为直接复位端（Reset），而S’D为直接置位端（Set），当S’D=1时，R’D=0，G2输入端为0 ，输出1，G1输出0，即Q=0，Q’=1，触发置0；当S’D=0，R’D=1，Q=1，Q’=0时，触发器置1。

从以上分析可以得出结论，在RS触发器中，输入在R和S信号输入端的信号决定了电路的状态，时钟脉冲CP决定了状态变化的时序。

RS触发器真值表：

D触发器

为了避免RS触发器的R和S信号输入同时为1时触发器的状态不定，在RS触发器的输入端R和S之间增加了一个非门G5-触发器，使触发器的R和S输入不一样，这种触发器称为D触发器，如下图：

逻辑功能分析：

①当CP=0时，保持与RS触发器相同的状态。

②当CP=1时，触发器接收D输入：

当D=0时，G3输出1，R=D’=1，G4输出0，G2输出1，则G1输出0，即Q=0；

当D=1，D’=0，Q=1。

从以上分析可以得出，当CP由0变为1时，D触发器的状态变为D输入的状态；从 1 到 0，原始状态保持不变。

D触发器真值表：

JK 触发器：

因为RS触发器处于R=S=1，所以触发器出现不确定状态。D触发器在输入端增加了一个非门，解决了RS触发器可能存在输入端R和S同时为1的状态，而JK触发器反馈的是输出端Q和Q’的状态到输入端，避免G3、G4同时出现在0状态，避免了不确定状态。

逻辑功能分析：

①当CP=0时，G3、G4全部输出1，保持触发器原来的状态；

②当CP=1时，触发器接受输入，J和K的输入信号可以改变触发器的状态。下面描述 J 和 K 的状态：

1）当J=K=0时，G3、G4输出为1用jk触发器实现d触发器，保持触发状态；任何状态 &1 都等于原始状态。

2）当J=1，K=0，

若Q=0，Q’=1，G3输入全1，输出0，Q变为1，即Q=1，K=0，G4输出1，G2输入全1，Q’变为0，即Q’=0；触发状态为Q=1，Q’=0。

如果Q=1，Q’=0，G3有0输入，输出为1，K=0作为G4的输入，所以G4的输出为1，因为G3、G4的输出都是1，所以触发器保持原来的状态不变。

可以看出，当J=1，K=0时，CP从0变为1后，触发器状态会变成和J一样，即Q=1；

3）当J=0，K=1时，当CP由0变为1时，触发状态变为与J相同，即Q=0用jk触发器实现d触发器，相关分析推导同上2）;

4）当J=K=1时，CP由0变为1，

如果触发状态为Q=0，Q’=1，G4有0输入，输出1；G3输入全1，输出0，则触发状态变为Q=1，Q’=0，即状态翻转；

如果触发状态为Q=1，Q’=0，G4输入全1，输出0，G3有0输入，输出1，则触发状态变为Q=0，Q’=1，即状态翻动;

可以看出，当J=K=1时，每次CP从0变为1时，触发器状态就翻转一次，即每输入一个脉冲信号，触发器状态就翻转一次。这个功能可以期待什么？显然是一位二进制计数器。

JK 触发器真值表：