太书面化的话我就不说了啊，有些东西就像书上写的

如果写得太多了，我就不说了。有些事情就像书上写的一样。看的时候真的很想睡觉。它仍然很简单。

本文引用地址：

1、关于触发器的分类

触发器按这几部分大致可以分类： 1、按晶体管的性质可分为BJT集成电路触发器和MOS型集成电路触发器。2、 按工作模式可分为异步工作模式和同步工作模式。异步工作模式不受时钟控制。与基本的 RS 触发器一样，同步模式由时钟控制，称为时钟触发。3、 按结构可分为维护阻塞触发器、边沿触发器、主从触发器等。 4、 按逻辑功能可分为RS触发器、 JK触发器、D触发器、T触发器、T’触发器等。

2、关于触发器的逻辑功能

一般来说，触发器有四种功能：置“0”、置“1”、保持、翻转。前两个没有提到，它们是高低电平，保持是指保持原状态不变，翻转是指从原状态变为逆状态。

3、基本 RS 触发器

这是基本的RS触发器的示意图。具体工作原理就不写了。个人觉得比较容易理解。

1、关于负脉冲和低电平

所谓负脉冲，就是一个信号由高电平置为低电平，然后延时一段时间再置为高电平的过程t触发器的逻辑功能，就像上图所示的脉冲一样。低电平没有返回高电平的过程。

2、关于Q终端

我们知道，无论设置为“1”还是“0”，都是Q端操作，Q非端间接操作。一开始误以为sd非终端控制上面对应的端口t触发器的逻辑功能，其实不是，Rd不是。Sd的端和非端都控制Q端，即Sd的非端的负脉冲，Q端置“1”，若Q端原状态为“1” “，加负脉冲后原状态不变。负脉冲置于 Rd 的非端，Q 端置为“0”。如果Q端原状态为“1”，加负脉冲后原状态不变。

3、在两个端口都施加负脉冲的情况下

按理说两个端口是不允许同时加负脉冲的，因为一旦负脉冲同时加到两端，两个输出端都为“1”，反变量为我们认为的两个输出端的值。原理相反，但在绘制时序图时，可以将两个输出端同时绘制为高电平。重点是，当两个输入端都是低电平，然后再拉回高电平，此时输出端会有两个结果，到底是哪一个结果取决于两个门电路的运算速度。问题。下面是时序图

下面是基本 RS 触发器的真值表

4、同步 RS 触发器

同步RS触发器是在基本的RS触发器加上两个与非门的基础上，CP是时钟。

当CP为“0”时，后面的两个门电路相当于被阻塞。此时，第一级门电路的输出端全为“1”，即保持状态。当CP为“1”时，门电路打开，第一级门电路的输出端分别为Rd和Sd，与刚才的基本RS触发器相同。

5、JK 触发器

JK触发器的内部原理比较复杂。对于初学者来说，我觉得直接背熟它的功能就够了，这样学的越多越糊涂。当然，有条件的朋友也可以自己摸索出原理。

这是JK触发器的逻辑符号，其中C1代表时钟，左边的箭头代表负脉冲有效，也就是说只有时钟的负脉冲时Q端才会变化来（在同步工作的情况下，异步除外），R，S端被强制设置为“0”和“1”。这两个端口不受时钟控制，可以强制设置。R端负脉冲置“0”，S端负脉冲置“1”。J、K端子为信号端子。

这是JK触发器的真值表。可以看出，当R和S端都为“1”时，信号端的J和K就会起作用。从上到下，它们是“保持”并设置为“0”。”，置”1″，翻转。

这样就可以得到JK触发器的特性表。有了这张表，我们可以写出他的特征方程

这是

这是时序图，注意Q端只在时钟的下降沿变化

6、D 触发器

这是D触发器的逻辑符号。注意时钟为高电平有效，R、S端为强制置位端，D端为信号端。

D触发器比较简单，真值表如下图所示

7、T 触发器

真值表

8、T’ 触发器

特征方程

T’触发器的重要应用，可用作分频器

9、 最后给我看看我以前的作品，嘿嘿..

感谢大家的支持，希望大家改正错误，动手玩……

fpga相关文章：什么是fpga

晶体管的相关文章：晶体管的工作原理

晶体管相关文章：晶体管原理

脉冲点火器相关文章：脉冲点火器原理