4.1概述4.2触发器的电路结构与动作特点(4.3)

电平触发脉冲触发边沿触发结构：基本RS触发同步RS触发主从触发边沿触发功能：RS触发JK触发D触发T触发T触发两个与非门通过反馈形成对称的双稳态电路逻辑符号。电路结构和逻辑符号用Q端的状态表示触发器的状态：Q=1表示触发器为状态1 4.2. 1 基本RS触发器< @4.2触发器的基本结构及其动作特点2.工作原理分析触发器设置为1：当/S=0时；/R=1，无论触发器的原始状态是什么，都会变为1-state原始状态Q=1原始状态Q=0触发器设置为0：当/S=1时；/R=0，无论触发器的原始状态是什么，将变为0状态输出Q和/Q都为1且当/S=0时；/R=0 同时取消，无法确定触发的新状态 3.触发方式 0110 10 置1（置）置0（复位） 基本RS触发 触发方式为电平-triggered trigger state terminal 不定逻辑函数表 逻辑函数工作波形 绘制工作波形的方法：不变和不变的工作波形可以直观的表示触发器的输入信号和输出信号的时序关系5.波形图基本RS触发器没有时钟输入，本质上是组合逻辑电路的原理：(1）上下对应；(2）分段分析。

反映触发输入信号值与状态对应关系的波形图称为波形图。Hold is not allowed +5V1k Suspended time S接A振 S暂停时间接B振 3、置位端和复位端不能同时，约束条件为4、直接控制：输入信号可以随时改变触发器的状态。在数字信号系统中，为了协调各个部分的动作，往往需要一些触发器同时动作。为此，必须引入同步信号，以便这些触发器仅在同步信号到达时根据输入信号改变状态。这种同步信号通常称为时钟脉冲，或时钟信号，简称时钟，用cp表示。这种由时钟信号控制的触发器称为时钟触发器。同步RS触发器就是其中之一。4.2.2同步RS触发器逻辑符号电路结构1.电路结构和逻辑符号电路结构：由基本的RS触发器和时钟脉冲控制门电路组成。CP=1：CP=0：状态不变 01 n+1。这是时序电路的特征状态。状态转移真值表 RS 触发器子状态 卡诺图 0001 11 10 RQSR 激励表 CP 同步 RS 触发器真值表 CP 为低时状态不改变。CP 高电平期间的 R 和 S 信号影响触发器的状态。时钟RS触发器和逻辑门构成如下时序电路。CP、D端子的输入波形如图所示。设触发器的初始状态为0，尝试画出触发器Q端的输出波形。

并且高电平有效。(3)，置位端和复位端不能同时动作，约束为(4)，门控：CP=0，触发器状态不变， CP=1，输入信号可以随时多次改变触发器的状态 Status.SR=0 4.2.3 Master-Slave Trigger一、Master-Slave RS Trigger CPCP工作原理(1）Receive Input Signal during CP=1: Master Trigger 控制器控制门G打开，接收输入信号R、S，有：从触发控制门G阻塞，及其状态1100 CPCP 0011 (2） 当输出信号进程CP由10(下降沿)变化时，主触发控制门G被阻塞，将CP=1期间接收到的内容存储起来。同时,

在 CP=0 期间，主触发器和从触发器保持其状态不变。CP下降沿到来时，有效特性方程已使用符号1S 1R国标符号CP C1逻辑符号电路特性（1）采用主从控制结构：从根本上解决了输入直接控制的问题信号，以CP=1周期接收输入信号，当CP下降沿到来时触发翻转。（2）输入信号有约束：在CP=1周期内，输入信号R和S不能同时为1，当下降沿到来时，将有效CP代入主从RS触发器的特征方程，可以得到主从JK触发器的特征方程：n+1函数使用符号1J 1K国标符号CP C12.电路特点逻辑符号采用主从控制结构：从根本上解决了输入信号直接控制的问题，具有在CP=1期间接收输入信号，在CP下降沿到来时触发翻转的特点。输入信号J和K之间没有约束。有一个变化问题：在cp=1期间，主触发设备的状态可以也只能变化一次，无论J和K变化多少次.. 3、功能说明（1）特性表和特性方程表：0001 11 10（2)驱动表（3)

cp=1期间，主触发器接收输入信号，置为相应状态，从触发器保持不变；在cp时间，从触发器接收到主触发器的状态。(2)主从RS触发器的输入信号在cp=1期间始终控制着主触发器。主从JK触发器克服了触发器和输入的限制， 4.2.4 边沿触发器保持阻塞边沿触发器利用各门电路不同的传输延迟时间构成边沿触发器；边沿触发器-触发器采用CMOS传输门。分类：边沿触发器采用cp边沿触发触发器，即，触发器的子状态只取决于cp信号上升沿到来时输入信号的状态。一、保持阻塞D触发器触发器的种类很多保持阻塞结构，其中一些是对称的，不对称的；有保持阻塞RS触发器和保持阻塞D触发器等1、电路结构6个与非门形成对称形式，其中1、2、3、< @4、是同步触发，集成芯片如74LS74。G3=G4=1反馈给G5，G6输入，G5=1、G6=0 当CP上升沿到来时，G3G4开启，使G3=0，G4=1。G3=G4=1 反馈到 G5，G6 输入，G5=1、G6=0。CP上升沿后，G3=0会阻塞G4，使G5=1，保持G3=0。因此，

当CP的上升沿到来时，G3G4导通，使G3=0，G4=1。Q 翻转为 1 G3=G4=1 反馈到 G5，G6 输入，G5=1、G6=0。在CP=0、G3=G4=1等情况下（D=0）翻转异步清零0、异步设置为1的工作原理d触发器逻辑功能，请自行分析。工作原理总结：（ 1)cp=0，3、4个门被阻塞，触发器不变；（2)cp时刻，触发器翻转，状态由D，Q n+1（ 3)翻转后，在cp=1期间，新状态由4条反馈线（保持线和阻塞线）维持，没有翻跟头。注意：边沿触发抗干扰能力强，而且没有翻筋斗，所以被广泛使用。1.应用触发器时，特别注意触发形式，否则很容易导致整个数字系统工作不正常。边沿 D 触发器功能表符号 CP cp1D C1 异步置位 1 端子 异步清零 0 端子3、功能说明（1)特性表和特性方程表： 特性方程：（2)驱动表(3)状态转移图(4)时序图CP异步清零0异步置1cp1D C1在形式上也是主从结构d触发器逻辑功能，基本的触发器由NOT门组成，与二、CMOS 边沿触发电路结构 cpcp cp cp cp cp cp 主触发器 从触发器 cpcp cp cp cp cp cp 传输门TG2，TG3，在cp=1 传输门TG1，TG4，at cp=0 工作原理（复习传输门的导通情况） cpcp cp cp cp cp cp TG1、TG4导通；TG2、TG3 关断时，主触发器接受输入信号，从触发器保持原状态不变。

cpcp cp cp cp cp cp cp= and cp=1 当TG2和TG3开启时；TG1和TG4关断，主触发器不变，从触发器接受主触发器的状态；切断外部输入信号与主触发器之间的连接，使得D的变化不再影响触发器的状态；(edge-triggered) Edge-triggered：输出状态转换发生在cp的上升沿，称为上升沿触发的边沿触发器。3、动作特点： 说明：（1)cp和cp功能，使主从触发器连接和停止不翻转。（2)传输门的cp和cp可互换，可实现下降沿触发。（3)异步清零0、设置1输入（< @4)如果是双端输入，就是JK触发，比如CC4027双JK触发。4. 3.1 触发器逻辑功能描述方法一、RSF 1、功能表：2、特性表4.3 触发器逻辑功能触发器及其描述方法 1000 11 01 3、特征方程RS=0 二、JKF1、函数表：1000 11 01 三、TF（受控触发器）< @1、函数表：3、特征方程四、T’F（计数触发）2、特征方程五、DF（延迟触发）2、特征方程4.3.2触发器的电路结构与逻辑功能的关系一、逻辑功能：

它可以保持状态不变，当=1时必须翻转的TA电路称为T触发器。n+1函数触发器特性表逻辑符号CP1T C11、将JK触发器转换为T和T’触发器T触发器特性方程：1JC1 1K JK触发器T’触发器在数字电路中，每一个时钟脉冲到来就翻转的任何电路称为T’触发器。特性表逻辑符号CP n+1函数’触发器特征方程：与JK触发器的特征方程比较，我们得到： 1JC1 1K JK 触发器 D 触发器 D 触发器 T 触发器 1DC1 2、 将 D 触发器转换为 T 和 T’ 触发器 D 触发器 T’ 触发器 CP1D C1 D触发器JK触发器总结：触发器是数字电路中极其重要的基本单元。触发器有两种稳定状态，在外部信号的作用下，它可以从一种稳定状态转变为另一种稳定状态；no external 施加信号时状态保持不变。

因此，触发器可以用作二进制存储单元。触发器的逻辑功能可以用四种方式描述：特征表、特征方程、状态图和波形图。触发器的特征方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常作为判断电路状态转移的依据。不同逻辑功能的触发器的特征方程为： RS触发器：Q n+1 =S+RQ ，约束条件为： RS=0JK 触发器：n+1=JQ n+1=TQ 同理功能 触发器可以用不同的电路结构来实现；反之，同样的电路结构可以组成各种不同功能的触发器。